(12)特許協力条約に基づいて公開された国際出願

Rec'd PCT/PTO 15 OCT 2004

(19) 世界知的所有権機関 国際事務局

(43) 国際公開日 2003年10月23日(23.10.2003)

PCT

(10) 国際公開番号 WO 03/088193 A1

(51) 国際特許分類?:

G02F 1/1368, H01L 29/786

G09F 9/30,

(21) 国際出願番号:

PCT/JP03/04727

(22) 国際出願日:

2003 年4 月14 日 (14.04.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願2002-113903

2002年4月16日(16.04.2002)

(71) 出願人 (米国を除く全ての指定国について): シャー プ株式会社 (SHARP KABUSHIKI KAISHA) [JP/JP]; 〒545-8522 大阪府 大阪市 阿倍野区長池町22番22号 Osaka (JP).

(72) 発明者: および

(75) 発明者/出願人 (米国についてのみ): 小倉 雅史 (KOKURA,Masafumi) [JP/JP]; 〒639-0225 奈良県 香芝市瓦口 2112 クレセントビラ香芝304 Nara (JP). 片 岡 義晴 (KATAOKA, Yoshiharu) [JP/JP]; 〒565-0824 大 阪府 吹田市山田西 3丁目13-1 Osaka (JP).

(74) 代理人: 山本 秀策 . 外(YAMAMOTO, Shusaku et al.); 〒540-6015 大阪府 大阪市中央区城見 1 丁目2番27号 クリスタルタワー15階 Osaka (JP).

(81) 指定国 (国内): CN, JP, KR, US.


添付公開書類:

国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: SUBSTRATE, LIQUID CRYSTAL DISPLAY HAVING THE SUBSTRATE, AND METHOD FOR PRODUCING SUB-STRATE

(54)発明の名称:基板、その基板を備えた液晶表示装置および基板を製造する方法



(57) Abstract: A substrate (10) comprises a first electrode (26), an insulating film (52) covering at least part of the first electrode (26), and a second electrode (30) formed on the insulating film (52) and electrically connected to the first electrode (26) through a contact hole (50) formed in the insulating film (52). The first electrode (26) has a multilayer structure of a metal film (42) and a protective film (44). The etching rate of the metal film (42) of a first etching for forming the metal film (42) and the protective film (44) is approximately equal to that of the protective film (44). The etching rate of the protective film (44) of a second etching for forming the contact hole (50) is almost zero.





(57) 要約: 本発明による基板 (10)は、第1の電極 (26)と、上記第1の電極 (26)の少なくとも一部を覆う絶縁膜(52)上に形成された第2の電極 (30)であって、上記絶縁膜 (52)に形成されたコンタクトホール (50)を介して上記第1の電極 (26)と電気的に接続された第2の電極 (30)とを備えた基板 (10)であって、上記第1の電極 (26)は、金属膜 (42)と保護膜 (44)との積層構造を有しており、上記金属膜 (42)および上記保護膜 (44)を形成するための第1のエッチングに対して、上記金属膜 (42)のエッチングレートは上記保護膜 (44)のエッチングレートとほぼ等しく、上記コンタクトホール (50)を形成するための第2のエッチングに対して、上記保護膜 (44)のエッチングレートがほぼゼロである。

明 細

基板、その基板を備えた液晶表示装置および基板を製造する方法

5 技術分野

15

25

本発明は、基板、その基板を備えた液晶表示装置および基板を製造する方法 に関する。

背景技術

液晶表示装置のアクティブマトリックス基板において、薄膜トランジスタのド 10 レイン電極と、ドレイン電極を覆う絶縁膜上に形成された画素電極とを、絶縁膜 に形成されたコンタクトホールを介して、電気的に接続させることが従来から知 られている。

図12は、従来のアクティブマトリックス基板の模式的な平面図である。

アクティブマトリックス基板110は、マトリックス状に配置された複数の薄 膜トランジスタ(以下「TFT」ともいう)120と、列方向に沿って配置され た薄膜トランジスタ120に沿って所定の間隔を空けて互いに平行に設けられた 複数のソース信号線114と、行方向に沿って配置された薄膜トランジスタ12 0に沿って所定の間隔を空けて互いに平行に設けられた複数のゲート信号線11 20 2とを備えている。

・複数のソース信号線114には、それぞれ、対応するソースドライバ118が 接続されており、各ソースドライバ118は、対応するソース信号線114に、 映像信号に対応する電圧を印加する。

複数のゲート信号線112には、それぞれ、対応するゲートドライバ116が 接続されており、各ゲートドライバ116は、対応するゲート信号線112に、 走査信号に対応する電圧を印加する。

10

15

20

25

複数の薄膜トランジスタ120のそれぞれは、対応するゲート信号線112から分岐されたゲート電極122と、対応するソース信号線114から分岐されたソース電極124と、ドレイン電極126とを有している。

複数のドレイン電極126のそれぞれは、対応する画素電極130に接続されている。各画素電極130は、対応する画素容量128の一方の端子となっている。各画素容量128の他方の端子は、対向基板154(図14および図15参照)に設けられた対向電極132である。対向電極132は、通常、複数の画素電極130に共有されている。

アクティブマトリックス基板110には、映像の表示に寄与する表示領域134と、表示領域134の周囲を囲むように配置された端子領域136とが設けられている。表示領域134内には、複数の画素電極130および複数の薄膜トランジスタ120が配置されており、端子領域136には、複数のゲートドライバ116および複数のソースドライバ118が配置されている。

従来の液晶表示装置170(図14および図15参照)は、このようなアクティブマトリックス基板110と、このアクティブマトリックス基板110に対向する対向基板154(図14および図15参照)と、アクティブマトリックス基板110と対向基板154との間に挿入された液晶158(図14参照)とを備える。

ゲートドライバ116から印加された信号に対し、複数の薄膜トランジスタ120のそれぞれをオンまたはオフにすることによって、ソースドライバ118から印加された映像信号に対応する電圧が、対応する画素電極130に印加される。画素電極130および対向電極132に印加された電圧に応じて、液晶の配向は制御され、それによって、液晶表示装置は映像を表示する。

図13は、従来のアクティブマトリックス基板110の平面図である。

図13に示されるゲートドライバ116は、外部から走査信号が入力される信 号入力端子部138を備える。

10

15

20

25

画素電極130は、コンタクトホール150を介してドレイン電極126に接続されている。

図14は、図13に示す線P-Pに沿った、従来の液晶表示装置の断面図である。

図14に示される従来の液晶表示装置170は、アクティブマトリックス基板 110と、対向基板154と、アクティブマトリックス基板110と対向基板1 54との間に挿入された液晶158とを備える。

図14では、アクティブマトリックス基板110の表示領域134において、 薄膜トランジスタ120および薄膜トランジスタ120のドレイン電極126に 接続された画素電極130の断面構造が示される。

アクティブマトリックス基板110は、透明絶縁性基板139を備える。ゲート電極122は、透明絶縁性基板139上に形成されている。ゲート絶縁膜14 0は、ゲート電極122を覆うように透明絶縁性基板139上に形成されている。

半導体層 146 は、ゲート絶縁膜 140 を介してゲート電極 122 上に形成されている。n+シリコン(Si)層 148 は、半導体層 146 上に、半導体層 146 と整合するように形成されている。

ソース信号線114から分岐されたソース電極124は、n+Si 層148の表面の一部とn+Si 層148および半導体層146の側面とを覆うように、ゲート絶縁膜140の一部の上に形成されている。

ドレイン電極126は、n+Si層148の表面の他の一部とn+Si層14 8および半導体層146の他の側面とを覆うように、ゲート絶縁膜140の他の 一部の上に形成されている。

ソース電極124およびドレイン電極126は、n+Si層148の表面上で 互いに所定の間隔離れて、配置されている。

薄膜トランジスタ120は、ゲート電極122と、半導体層146と、n+S i 層148と、ソース電極124と、ドレイン電極126とを有する。

10

15

20

25

液晶表示装置を大型化するか、または、高精細度化するためには、ゲート信号線112、ソース信号線114、ゲート電極122、ソース電極124およびドレイン電極126の抵抗を低くすることが望ましい。このため、これらの信号線および電極の材料として、通常は、抵抗が低く、加工することが容易な金属が使用される。

ゲート信号線112、ソース信号線114、ゲート電極122、ソース電極124およびドレイン電極126として使用される一般的な材料は、A1、Mo、Ti、Ta等である。

Moの比抵抗は比較的低く、かつ、弱酸を用いたエッチングによってMoをパターン加工をすることが容易であるため、ソース信号線114、ソース電極124 およびドレイン電極126の材料として、しばしば、Moが使用される。

上述した材料のうちで比抵抗が最も小さい材料はA1であるが、A1はn+Si層148と良好にコンタクトすることができないため、ソース電極124およびドレイン電極126の材料を単層のA1とすることは好ましくない。したがって、A1をソース信号線に用いる場合には、A1/Ti、A1/Mo等の積層構造が必要となる。

Tiの比抵抗はAlおよびMoの比抵抗よりも高いので、大型化した液晶表示 装置の電極および信号線の材料として単層でTiを使用することはあまり好まし くない。

Tiと同様に、Taも比抵抗が高いため、単層で使用することあまり好ましくない。

薄膜トランジスタ120を保護するための絶縁膜152は、ソース電極124と、ドレイン電極126とn+Si 層148の表面のさらに他の一部とを覆うように、ゲート絶縁膜140上に形成されている。絶縁膜152の材料は、例えば、 SiN_x である。

絶縁膜152には、ドレイン電極126に達するように絶縁膜152を貫通す

10

15

20

25

るコンタクトホール150が形成されている。

画素電極130は、コンタクトホール150を介してドレイン電極126と接続するように絶縁膜152上に形成されている。画素電極130の材料は、透明なITOである。

液晶表示装置、特に透過型TFT液晶表示装置では、上述した構成、すなわち、 薄膜トランジスタ120を形成した後に、薄膜トランジスタ120のドレイン電 極126を覆うように絶縁膜152を形成し、絶縁膜152に形成されたコンタ クトホール150を介してドレイン電極126と電気的に接続されるように画素 電極130を形成する構成が、しばしば、使用されている。

その理由は、この構成では、画素電極130を形成する面が、ソース信号線114を形成する面と同一ではないため、絶縁膜152上に形成された画素電極130と、絶縁膜152の下に形成されたソース電極124に接続されたソース信号線114とが電気的に短絡することを防ぎつつ、画素電極130の面積を広くすることができるからである。

対向基板154は、透明絶縁性基板156と、透明絶縁性基板156上に設け られた対向電極132とを有する。

図15は、図13に示す線Q-Qに沿った従来の液晶表示装置の断面図である。 図15では、アクティブマトリックス基板110の端子領域136において、 ゲートドライバ116内の信号入力端子部138の断面構造が示されている。

ゲート信号線112は、透明絶縁性基板139上に形成されている。ゲート絶縁膜140は、ゲート信号線112の両端部を覆うように透明絶縁性基板139上に形成されている。ゲート絶縁膜140上には絶縁膜152が形成されている。

ゲート信号線112が酸化して抵抗が高くなることを防ぐための酸化防止膜160が、ゲート絶縁膜140および絶縁膜152の側面と、絶縁膜152の表面の一部とを覆うように、形成されている。ここで、酸化防止膜160の材料は透明なITOであり、これは、画素電極130の材料と同じ材料である。

15

20

25

上述した従来のアクティブマトリックス基板110は、以下のようにして製造 される。

まず、透明絶縁性基板139上にゲート信号線112およびゲート電極122 を構成する材料をスパッタ法等によって成膜する。次いで、成膜した層に対して、 マスク露光、現像およびドライエッチングすることにより、所定のパターンのゲ ート信号線112およびゲート電極122を形成する。

次いで、ゲート信号線112およびゲート電極122を覆うように、ゲート絶縁膜140を構成する材料を透明絶縁性基板139上にCVD法によって成膜する。

10 その後、半導体層146を構成する材料およびn+Si層148を構成する材料を、順次、CVD法によってゲート絶縁膜140を構成する材料上に成膜する。成膜した半導体層146を構成する材料およびn+Si層148を構成する材料に、マスク露光、現像およびドライエッチングすることによって、所定のパターンの半導体層146およびn+Si層148を形成する。

次いで、ソース信号線114、ソース電極124およびドレイン電極126を構成する材料 (例えば、Mo)を、半導体層146およびn+Si層148を覆うようにゲート絶縁膜140上に成膜し、次いで、成膜したMoをマスク露光、現像およびドライエッチングすることによって、所定のパターンのMoを形成する。

・ 次いで、ソース電極124とドレイン電極126との間のMoをウェットエッチングして、薄膜トランジスタ120のチャネルを形成することによって、ソース信号線114、ソース電極124およびドレイン電極126を形成する。

次いで、ソース電極124とドレイン電極126とn+Si層148の表面の さらに他の一部とを覆うように、絶縁膜152を構成する材料をゲート絶縁膜1 40上に形成する。

次いで、CF4とO2との混合ガスを使用したドライエッチングによって、ド

10

15

20

25

PCT/JP03/04727

レイン電極126上の絶縁膜152の一部を除去して、絶縁膜152にコンタクトホール150を形成するとともに、端子領域136(図12)のゲート信号線112の上方に形成された絶縁膜152の一部およびゲート信号線112上に形成されたゲート絶縁膜140の一部を連続して除去して、ゲート信号線112の表面の一部を露出させる。

次いで、ITOを成膜し、成膜したITOをマスク露光、現像およびエッチングすることによって、所定のパターンの画素電極130および酸化防止膜160を形成する。ここで、画素電極130は、コンタクトホール150を介してドレイン電極126と電気的に接続するように絶縁膜152上に形成されており、一方、酸化防止膜160は、ゲート信号線112の表面の一部と、ゲート絶縁膜140および絶縁膜152の側面と、絶縁膜152の表面の一部とを覆うように形成されている。

上述したように、同一のドライエッチングによって、端子領域136の信号入力端子部138では、ゲート信号線112の上方の絶縁膜152を構成する材料の一部を除去し、連続して、ゲート信号線112上のゲート絶縁膜140を構成する材料の一部を除去することによって、ゲート信号線112の表面の一部を露出し、表示領域134では、絶縁膜152にコンタクトホール150を形成するためにドレイン電極126上の絶縁膜152の一部を除去している。

しかしながら、同一のドライエッチングによって、表示領域134において、 絶縁膜152の一部を除去する一方で、端子領域136において、絶縁膜152 の一部およびゲート絶縁膜140の一部を連続して除去するため、表示領域13 4では、絶縁膜152の一部だけでなく、絶縁膜152の下に配置されたドレイン電極126の一部、さらには、ゲート絶縁膜140の一部も除去されてしまう おそれがある。

特に、ドライエッチングとして CF_4 と O_2 との混合ガスを使用し、絶縁膜152の材料として SiN_x を使用し、ドレイン電極126の材料としてMoを使

10

15

20

25

用する場合、絶縁膜152とドレイン電極126とのエッチング選択比が不十分となり、ドレイン電極126の一部が除去されてしまう。

図16は、図14に示した液晶表示装置のアクティブマトリックス基板において、コンタクトホール150Aが絶縁膜152だけでなくドレイン電極126を 貫通して、ゲート絶縁膜140内に達したことを示す、液晶表示装置の断面図である。

図16に示されるように、液晶表示装置170Aにおいて、絶縁膜152だけでなくドレイン電極126をも貫通し、ゲート絶縁膜140内に達するコンタクトホール150Aが形成されると、画素電極130は、ドレイン電極126の断面でドレイン電極126とコンタクトすることになる。通常、ドレイン電極126の断面積は、コンタクトホール150Aの表面積と比較して、極めて小さいため、画素電極130とドレイン電極126との電気的接続が十分でなくなるという課題が生じる。

上述した課題を克服するために、ドレイン電極126を形成した後に、ドレイン電極126上にITOを成膜して、保護膜を形成し、この保護膜の上に絶縁膜152を形成して、マスク露光、現像およびドライエッチングによって絶縁膜152にコンタクトホール150を形成すると、形成した保護膜がドライエッチングに対してドレイン電極126を保護するため、ドレイン電極126がエッチングされることを防ぐことができる。

しかしながら、ドレイン電極126上にITOを成膜して保護膜を形成すると、 コストおよびプロセスが増加するという新たな課題が生じる。

本発明は、上記課題を解決するためになされたものであり、その目的は、コストおよびプロセスを増加させることなく、第1の電極と、第1の電極を覆う絶縁膜上に形成された第2の電極とを、絶縁膜に形成されたコンタクトホールを介して電気的に安定に接続する基板、その基板を備えた液晶表示装置および基板を製造する方法を提供することである。

発明の開示

5

10

15

20

25

本発明に係る基板は、第1の電極と、該第1の電極の少なくとも一部を覆う絶縁膜上に形成された第2の電極であって、該絶縁膜に形成されたコンタクトホールを介して該第1の電極と電気的に接続された第2の電極とを備えた、基板であって、該第1の電極は、金属膜と保護膜との積層構造を有しており、該金属膜および該保護膜を形成するための第1のエッチングに対して、該金属膜のエッチングレートは該保護膜のエッチングレートとほば等しく、該コンタクトホールを形成するための第2のエッチングレートとほば等しく、該コンタクトホールを形成するための第2のエッチングに対して、該保護膜のエッチングレートがほばゼロであり、そのことにより上記目的が達成される。

前記保護膜は、非晶質導電性酸化物であってもよい。

前記非晶質導電性酸化物は、酸化インジウムと酸化亜鉛とを含む酸化物であってもよい。

前記金属膜は、モリブデンを含んでもよい。

前記保護膜は、前記金属膜に対して前記コンタクトホール側に形成されていてもよい。

前記金属膜は、前記保護膜に対して前記コンタクトホール側に形成されていてもよい。

ドレイン電極として機能する前記第1の電極と、ソース電極と、ゲート電極と を含む薄膜トランジスタをさらに備え、前記第2の電極は、該薄膜トランジスタ によって制御される画素電極として機能してもよい。・

前記薄膜トランジスタの前記ゲート電極に分岐されたゲート信号線と、該ゲート電極および該ゲート信号線の少なくとも一部を覆うゲート絶縁膜と をさらに 備え、該薄膜トランジスタの前記ドレイン電極は、該ゲート絶縁膜上に形成され ており、前記保護膜は、該ドレイン電極下の該ゲート絶縁膜を、前記第2のエッチングから保護してもよい。

10

15

20

25

PCT/JP03/04727

本発明に係る液晶表示装置は、上記に記載の基板と、該基板に対向する対向基板と、該基板と該対向基板との間に挿入された液晶とを備え、そのことにより上記目的が達成される。

本発明に係る基板を製造する方法は、第1の電極を形成する工程と、該第1の電極の少なくとも一部を覆う絶縁膜を形成する工程と、該絶縁膜の一部を除去することにより、該絶縁膜にコンタクトホールを形成する工程と、該絶縁膜上に第2の電極を形成する工程であって、該コンタクトホールを介して該第1の電極と該第2の電極とが電気的に接続される工程とを包含する基板を製造する方法であって、該第1の電極を形成する工程は、金属膜と保護膜とを積層する工程と、該金属膜のエッチングレートが該保護膜のエッチングレートとほぼ等しい第1のエッチングによって、該積層された金属膜および該保護膜をともにパターニングする工程とを包含し、該コンタクトホールを形成する工程は、該保護膜のエッチングレートがほぼゼロである第2のエッチングによって、該絶縁膜に該コンタクトホールを形成する工程を包含し、そのことにより上記目的が達成される。

前記パターニングする工程は、前記弱酸の混合液を用いたウェットエッチング により、前記金属膜および前記保護膜をパターニングする工程を包含してもよ い。

前記第1の電極が薄膜トランジスタのドレイン電極として機能し、前記第2の電極が該薄膜トランジスタによって制御される画素電極として機能する、基板を製造する方法であって、ゲート信号線を形成する工程と、該薄膜トランジスタのゲート電極であって、該ゲート信号線から分岐したゲート電極を形成する工程と、該ゲート信号線の少なくとも一部を覆うゲート絶縁膜を形成する工程と、ソース信号線を形成する工程と、該薄膜トランジスタのソース電極であって、該ソース信号線から分岐したソース電極を形成する工程と、該ゲート信号線上の該ゲート絶縁膜の一部を除去する工程とをさらに包含し、前記第2のエッチングはドライエッチングであり、該ドライエッチングにより、該コンタクトホールを形成



するとともに、該ゲート絶縁膜の一部を除去してもよい。

前記保護膜は、記非晶質導電性酸化物であってもよい。

前記非晶質導電性酸化物は、酸化インジウムと酸化亜鉛とを含む酸化物であってもよい。

5 前記金属膜は、モリブデンを含んでもよい。

図面の簡単な説明

15

25

図1は、本発明の1つの実施形態による液晶表示装置のアクティブマトリック ス基板の模式的な平面図である。

10 図 2 は、本発明の 1 つの実施形態によるアクティブマトリックス基板の平面図である。

図3は、図2に示す線P-Pに沿った、本発明の1つの実施形態による液晶表示装置の断面図である。

図4は、図2に示す線Q-Qに沿った、本発明の1つの実施形態による液晶表示装置の断面図である。

図5は、本発明の1つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。

図6は、本発明の1つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。

20 図7は、本発明の1つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。

図8は、本発明の1つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。

図9は、本発明の1つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。

図10は、本発明の1つの実施形態によるアクティブマトリックス基板を製造

15

20

25



する方法を説明するための断面図である。

図11は、本発明の別の実施形態による液晶表示装置の断面図である。

図12は、従来のアクティブマトリックス基板の模式的な平面図である。

図13は、従来のアクティブマトリックス基板110の平面図である。

5 図14は、図13に示す線P-Pに沿った、従来の液晶表示装置の断面図である。

図15は、図13に示す線Q-Qに沿った従来の液晶表示装置の断面図である。 図16は、図14に示した液晶表示装置のアクティブマトリックス基板におい て、コンタクトホールが絶縁膜だけでなくドレイン電極を貫通して、ゲート絶縁 膜内に達したことを示す、液晶表示装置の断面図である。

発明を実施するための最良の形態

以下の説明では、液晶表示装置、特に、アクティブマトリックス基板を備えた液晶表示装置について説明するが、本発明は、液晶表示装置、および、アクティブマトリックス基板液晶表示装置に限定されるものではない。本発明は、第1の電極と、第1の電極を覆う絶縁膜上に形成された第2の電極とが、絶縁膜に形成されたコンタクトホールを介して電気的に接続される任意の構成に適用可能である。

本発明の1つの実施形態による液晶表示装置は、ドレイン電極と、ドレイン電極を覆う絶縁膜上に形成された画素電極とが、絶縁膜に形成されたコンタクトホールを介して電気的に接続されるアクティブマトリックス基板を備えている。

図1は、本発明の1つの実施形態による液晶表示装置のアクティブマトリックス基板の模式的な平面図である。

アクティブマトリックス基板10は、マトリックス状に配置された複数の薄膜トランジスタ(以下「TFT」ともいう)20と、列方向に沿って配置された薄膜トランジスタ20に沿って所定の間隔を空けて互いに平行に設けられた複数の

10

15

20

25

ソース信号線14と、行方向に沿って配置された薄膜トランジスタ20に沿って 所定の間隔を空けて互いに平行に設けられた複数のゲート信号線12とを備えて いる。

複数のソース信号線14には、それぞれ、対応するソースドライバ18が接続 されており、各ソースドライバ18は、対応するソース信号線14に、映像信号 に対応する電圧を印加する。

複数のゲート信号線12には、それぞれ、対応するゲートドライバ16が接続 されており、各ゲートドライバ16は、対応するゲート信号線12に、走査信号 に対応する電圧を印加する。

複数の薄膜トランジスタ20のそれぞれは、対応するゲート信号線12から分岐されたゲート電極22と、対応するソース信号線14から分岐されたソース電極24と、ドレイン電極26とを有している。

複数のドレイン電極26のそれぞれは、対応する画素電極30に接続されている。各画素電極30は、対応する画素容量28の一方の端子となっている。各画素容量28の他方の端子は、対向基板54(図3および図4参照)に設けられた対向電極32である。対向電極32は、複数の画素電極30に共有されている。

アクティブマトリックス基板10には、映像の表示に寄与する表示領域34と、表示領域34の周囲を囲むように配置された端子領域36とが設けられている。表示領域34内には、複数の画素電極30および複数の薄膜トランジスタ20が配置されており、端子領域36には、複数のゲートドライバ16および複数のソースドライバ18が配置されている。

液晶表示装置 70 (図3および図4参照) は、アクティブマトリックス基板 10と、このアクティブマトリックス基板 10に対向する対向基板 54 (図3および図4参照) と、アクティブマトリックス基板 10と対向基板 54 (図3および図4参照) との間に挿入された液晶 58 (図3参照)とを備える。

ゲートドライバ16から印加された信号に対し、複数の薄膜トランジスタ20

10

15

20

25



のそれぞれをオンまたはオフにすることによって、ソースドライバ18から印加された映像信号に対応する電圧が、対応する画素電極30に印加される。画素電極30および対向電極32に印加された電圧に応じて、液晶の配向は制御され、それによって、液晶表示装置70(図3および図4参照)は、映像を表示する。

図2は、本発明の1つの実施形態によるアクティブマトリックス基板10の平 面図である。

図2に示されるゲートドライバ16は、外部から走査信号が入力される信号入力端子部38を有する。

画素電極30は、コンタクトホール50を介してドレイン電極26に接続されている。

図3は、図2に示す線P-Pに沿った、本発明の1つの実施形態による液晶表示装置の断面図である。

図3に示された液晶表示装置70は、アクティブマトリックス基板10と、対向基板54と、アクティブマトリックス基板10と対向基板54との間に挿入された液晶58とを備える。

図3では、アクティブマトリックス基板10の表示領域34において、薄膜トランジスタ20および薄膜トランジスタ20のドレイン電極26に接続された画素電極30の断面構造が示されている。

アクティブマトリックス基板10は、透明絶縁性基板39を備える。ゲート電極22は、透明絶縁性基板39上に形成されている。ゲート電極22は、TaNとTaとTaNとの積層構造(TaN/Ta/TaN)を有している。

ゲート絶縁膜40は、ゲート電極22を覆うように透明絶縁性基板39上に形成されている。

半導体層46は、ゲート絶縁膜40を介してゲート電極22上に形成されている。n+シリコン(Si)層48は、半導体層46上に、半導体層46と整合するように形成されている。

10

15

20

25



ソース信号線14から分岐されたソース電極24は、n+Si層48の表面の一部とn+Si層48および半導体層46の側面とを覆うように、ゲート絶縁膜40の一部の上に形成されている。

ドレイン電極26は、n+Si層48の表面の他の一部とn+Si層48および半導体層46の他の側面とを覆うように、ゲート絶縁膜40の他の一部の上に形成されている。

ソース電極24およびドレイン電極26は、n+Si層48の表面上で互いに 所定の間隔離れて、配置されている。

ドレイン電極26は、金属膜42と保護膜44との積層構造を有している。

薄膜トランジスタ20は、ゲート電極22と、半導体層46と、n+Si層4 8と、ソース電極24と、ドレイン電極26とを有する。

アクティブマトリックス基板10では、ソース電極24およびソース信号線1 4もドレイン電極26と同様に、金属膜42と保護膜44との積層構造を有している。

薄膜トランジスタ20を保護するための絶縁膜52は、ソース電極24とドレイン電極26とn+Si層48の表面のさらに他の一部とを覆うように、ゲート絶縁膜40上に形成されている。絶縁膜52の材料は、例えば、Si N_x である。

絶縁膜52には、ドレイン電極26に達するように絶縁膜52を貫通するコンタクトホール50が形成されている。コンタクトホール50は保護膜44と接するように形成されており、すなわち、保護膜44は、金属膜42に対して、コンタクトホール50側に形成されている。

画素電極30は、コンタクトホール50を介してドレイン電極26と接続するように絶縁膜52上に形成されている。画素電極30の材料は、透明なITOである。

このような薄膜トランジスタ 2 0 において、ドレイン電極 2 6 の金属膜 4 2 お よび保護膜 4 4 は、エッチング(第 1 のエッチング)よって、形成されており、

10

15

25



金属膜42および保護膜44を形成するためのエッチングに対して、金属膜42のエッチングレートは保護膜44のエッチングレートとほぼ等しくなっている。これにより、金属膜42および保護膜44を同時にエッチングすることにより、ほぼ同様のパターンを有する金属膜42および保護膜44が形成される。なお、金属膜42のエッチングレートは保護膜44のエッチングレートとほぼ等しいとは、同時にエッチングされた金属膜42と保護膜44との設計誤差が、所望の範囲内に収まることを意味する。

また、絶縁膜52にコンタクトホール50を形成するためのエッチング(第2のエッチング)に対して、保護膜44のエッチングレートがほぼゼロである。

対向基板54は、透明絶縁性基板56と、透明絶縁性基板56上に設けられた 対向電極32とを備えている。

図4は、図2に示す線Q-Qに沿った、本発明の1つの実施形態による液晶表示装置の断面図である。

20 図4では、アクティブマトリックス基板10の端子領域136において、ゲートドライバ16内の信号入力端子部38の断面構造が示されている。

ゲート信号線12は、透明絶縁性基板39上に形成されている。ゲート信号線12は、TaNとTaとTaNとの積層構造(TaN/Ta/TaN)を有している。ここで、ゲート信号線12は、ゲート電極22と同じ材料から構成されている。

ゲート絶縁膜40は、ゲート信号線12の両端部を覆うように透明絶縁性基板

10

15

20

25



39上に形成されている。ゲート絶縁膜40上には絶縁膜52が形成されている。ゲート信号線12が酸化して抵抗が高くなることを防ぐための酸化防止膜60が、ゲート絶縁膜40および絶縁膜52の側面と、絶縁膜52の表面の一部とを覆うように、形成されている。ここで、酸化防止膜60の材料は透明なITOであり、これは、画素電極30の材料と同じ材料である。

図5~図10は、それぞれ、本発明の1つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。

図5(a)、図6(a)、図7(a)、図8(a)、図9(a)および図10(a)は、それぞれ、図2に示す線A-Aに沿った断面図に対応しており、表示領域34(図1参照)において、薄膜トランジスタ20および薄膜トランジスタ20のドレイン電極26に接続された画素電極30が形成される工程を示している。

図5(b)、図6(b)、図7(b)、図8(b)、図9(b) および図10(b) は、それぞれ、図2に示す線B-Bに沿った断面図に対応しており、端子領域36(図1参照)において、ゲートドライバ16の信号入力端子部38が形成される工程を示している。

まず、図5(a)および図5(b)を参照する。透明絶縁性基板39上に、ゲート信号線11およびゲート電極6を構成する材料(例えば、TaN/Ta/TaN)をスパッタ法等によって約4000オングストロームの厚さで成膜する。次いで、成膜された材料を、マスク露光、現像およびドライエッチングすることによって、所定のパターンのゲート信号線11およびゲート電極6を形成する。

次に、図 6 (a) および図 6 (b) を参照する。ゲート信号線 1 1 およびゲート電極 6 を覆うように、ゲート絶縁膜 4 0 を構成する材料(例えば、S i_x N y)、半導体層 4 6 を構成する材料および n+S i 層 4 8 を構成する材料を、合計の厚さが約 5 0 0 0 オングストローム程度になるように C V D 法によって連続して成膜する。

10

15

20

25



次いで、成膜した材料を、マスク露光、現像、ドライエッチングおよび剥離することによって、所定のパターンの半導体層46およびn+Si層48を形成する。

図6(a)および図6(b)から分かるように、表示領域34(図1参照)では、薄膜トランジスタ20を形成すべき線A-A(図2参照)に沿った断面における領域でのみ半導体層46を構成する材料およびn+Si層48を構成する材料を残し、他の領域では半導体層46を構成する材料およびn+Si層48を構成する材料を除去する。

端子領域36 (図1参照)では、半導体層46を構成する材料およびn+Si 層48を構成する材料を、エッチングによって除去する。

次いで、図7(a) および図7(b) を参照する。ゲート絶縁膜40上に、半導体層46およびn+Si層48を覆うように、金属膜42の材料(例えば、Mo)をスパッタ法によって1500オングストロームの厚さで成膜し、続いて、保護膜44の材料(例えば、IZO)をスパッタ法によって100オングストロームの厚さで成膜する。

次いで、マスク露光、現像によってレジストをパターニングする。その後、例えば、硝酸3%、リン酸73%および酢酸3%の弱酸の混合液を使用したウエットエッチングによって、成膜した金属膜42の材料および保護膜44の材料の一部を除去する。

金属膜42の材料(例えば、Mo)および保護膜44の材料(例えば、IZO)は、金属膜42および保護膜44を形成するためのエッチング(ここでは、ウエットエッチング)に対して、金属膜42のエッチングレートは保護膜44のエッチングレートとほぼ等しいので、硝酸、リン酸および酢酸等の弱酸の混合液によってエッチングすることができる。したがって、金属膜42および保護膜44を1つのドレイン電極26として同一のエッチングによってパターニングすることができる。

10

15

20

25



端子領域36 (図1参照)の信号入力端子部38では、金属膜42の材料(例えば、Mo)および保護膜44の材料(例えば、IZO)の両方ともエッチングによって除去する。

次いで、ソース電極24とドレイン電極26との間において、ドライエッチングすることによって、チャネルを形成して、ソース信号線14、ソース電極24 およびドレイン電極26を形成する。ここでは、ソース信号線14、ソース電極24 24およびドレイン電極26は、いずれも、金属膜42と保護膜44との積層構造を有している。

次に、図8 (a) および図8 (b) を参照する。ソース電極 24とドレイン電極 26とn+Si M=48の表面の一部とを覆うように、絶縁膜 52の材料(例えば、 Si_xN_y)を、CVD法によって、約3500オングストロームの厚さでゲート絶縁膜 40上に成膜する。次いで、絶縁膜 52の材料をマスク露光、現像することによってレジストをパターンニングする。

次に、図9(a)および図9(b)を参照する。 CF_4 と O_2 との混合ガスを用いたドライエッチングによって、表示領域34(図1参照)において、ドレイン電極26の保護膜44上の絶縁膜52を除去して、コンタクトホール50を形成するとともに、端子領域36(図1参照)において、ゲート信号線12の上方に形成された絶縁膜52の一部を除去し、続いて、同じゲート信号線12上に形成されたゲート絶縁膜40の一部を除去して、ゲート信号線12の表面の一部を露出させる。

このとき、絶縁膜52にコンタクトホール50を形成するためのエッチング (ここでは、ドライエッチング) に対して、保護膜44のエッチングレートがほぼゼロであるので、このエッチングによって、保護膜44を含むドレイン電極26の一部が除去されることない。

次に、図10(a) および図10(b) を参照する。コンタクトホール50と、 露出されたゲート信号線12と、ゲート絶縁膜40の側面および絶縁膜52の側

15

20



面とを覆うように、スパッタ法によって、絶縁膜52上にITOを成膜する。

次いで、成膜したITOを、マスク露光、現像によってレジストパターニング した後、塩化第2鉄によってエッチングし、画素電極30および酸化防止膜60 を形成する。

5 本発明の1つの実施形態によるアクティブマトリックス基板10は、以上のように製造される。

ここで、再び、図9(a)および図9(b)を参照すると、表示領域34では、エッチングする必要があるのは絶縁膜52のみである一方で、端子領域36の信号入力端子部38では、絶縁膜52だけでなくゲート絶縁膜40をもエッチングする必要があるため、表示領域34では、表示領域34の絶縁膜52のみをエッチングするのに必要な時間よりも長い時間、エッチングされる。

しかし、本発明によれば、金属膜42ではなく保護膜44が絶縁膜52と接するために、表示領域34のエッチングに本来必要な時間よりも長い時間エッチングされたとしても、ドレイン電極26は、ドライエッチングによってダメージを受けず、金属膜42はエッチングされることなく保護される。

ドライエッチングとしてRIE(Reactive Ion etching)を使用する場合、通常、固体とガスとを反応させ、固体を揮発性の化合物ガスに化学変化させて、エッチングを行う。アクティブマトリックス基板10を製造するためにドライエッチングとしてRIE(Reactive Ion etching)を使用する場合、インジウムとフッ素の化合物の揮発性が低いため、フッ素系のガスでは、インジウムを含む保護膜44をエッチングすることができない。したがって、画素電極30は、コンタクトホール50を介してドレイン電極26の表面と接続するので、画素電極30とドレイン電極26とが電気的に安定して接続する。

25 以上のように、本発明の1つの実施形態によれば、画素電極30は、絶縁膜5 2に形成されたコンタクトホール50を介してドレイン電極26と接続されてお

10

15

20

25



り、ドレイン電極26は、金属膜42と保護膜44との積層構造を有している。 このとき、保護膜44は、金属膜42に対してコンタクトホール50側に形成されているため、ドレイン電極26は、ドライエッチングによってダメージを受けず、コンタクトホール50はドレイン電極26の内部に延伸するようには形成されない。従って、画素電極30はドレイン電極26の表面で接続され、画素電極30はドレイン電極26の表面で接続され、画素電極30はドレイン電極26と安定して電気的に接続する。

結果として、本発明によれば、マスク露光数、エッチング回数およびコストを増加させることなく、画素電極30とドレイン電極26との間の電気的接続を確実にすることができる。

図11は、本発明の別の実施形態による液晶表示装置の断面図である。

図11に示す液晶表示装置70Aのアクティブマトリックス基板10Aは、図2に示す線A-Aに沿った断面に対応しており、アクティブマトリックス基板10の構成要素と同一の構成要素には同一の参照符号を付している。これらの構成要素の詳細な説明は省略する。

アクティブマトリックス基板10Aは、金属膜42が保護膜44に対してコンタクトホール50A側に形成されたドレイン電極26Aおよびソース電極24Aを有している点で、上述したアクティブマトリックス基板10と異なる。

アクティブマトリックス基板10Aを製造する場合にも、端子領域36(図1参照)においては、絶縁膜52のみならずゲート絶縁膜40をもエッチングする必要があるために、表示領域34(図1参照)において、表示領域34の絶縁膜52のみをエッチングするのに本来必要な時間よりも長い時間、表示領域34をエッチングすることになり、絶縁膜52に接するように形成された金属膜42もエッチングされる。

しかしながら、この実施形態では、金属膜42の下に形成された保護膜44により、ドライエッチングによってダメージを受けず、コンタクトホール50Aは保護膜44内に延伸されない。このため、画素電極30は、コンタクトホール5

10

0 Aを介して、薄膜トランジスタ20 Aのドレイン電極26 Aの保護膜44の表面と接続するので、画素電極30はドレイン電極26 Aと安定して電気的に接続する。

なお、上記説明では、保護膜44の非晶質導電性酸化物の具体例として、非晶質の酸化インジウムおよび酸化亜鉛を主成分とするIZO膜を説明したが、非晶質導電性酸化物はIZO膜に限定されるものではない。非晶質導電性酸化物として、非晶質の酸化インジウムおよび酸化スズを主成分とするITO膜を使用しても、IZO膜によって得られた効果と同様の効果を得ることができる。

 H_2 Oおよび H_2 を添加した I TO成膜、または、 I TOの結晶化温度以下の温度で I TOを成膜することによって、非晶質の I TOを形成することができる(参考文献: J、Vac. Sci. Technol., A8(3), 1403(1990))。

産業上の利用可能性

15 本発明によれば、コストおよびプロセスを増加させることなく、第1の電極上 の絶縁膜を介して第1の電極と第2の電極とを安定して電気的接続させることが できる。

10

15

20

請求の範囲

1. 第1の電極と、

該第1の電極の少なくとも一部を覆う絶縁膜上に形成された第2の電極であって、該絶縁膜に形成されたコンタクトホールを介して該第1の電極と電気的に接続された第2の電極と

を備えた、基板であって、

該第1の電極は、金属膜と保護膜との積層構造を有しており、

該金属膜および該保護膜を形成するための第1のエッチングに対して、該金属 膜のエッチングレートは該保護膜のエッチングレートとほぼ等しく、

該コンタクトホールを形成するための第2のエッチングに対して、該保護膜の エッチングレートがほぼゼロである、基板。

- 2. 前記保護膜は、非晶質導電性酸化物である、請求項1に記載の基板。
- 3. 前記非晶質導電性酸化物は、酸化インジウムと酸化亜鉛とを含む酸化物である、請求項2に記載の基板。
- 4. 前記金属膜は、モリブデンを含む、請求項1に記載の基板。
- 5. 前記保護膜は、前記金属膜に対して前記コンタクトホール側に形成されている、請求項1に記載の基板。
- 6. 前記金属膜は、前記保護膜に対して前記コンタクトホール側に形成されて 25 いる、請求項1に記載の基板。



7. ドレイン電極として機能する前記第1の電極と、ソース電極と、ゲート電極とを含む薄膜トランジスタをさらに備え、

前記第2の電極は、該薄膜トランジスタによって制御される画素電極として機能する、請求項1に記載の基板。

5

8. 前記薄膜トランジスタの前記ゲート電極に分岐されたゲート信号線と、 該ゲート電極および該ゲート信号線の少なくとも一部を覆うゲート絶縁膜と をさらに備え、

該薄膜トランジスタの前記ドレイン電極は、該ゲート絶縁膜上に形成されてお 10 り、

前記保護膜は、該ドレイン電極下の該ゲート絶縁膜を、前記第2のエッチング から保護する、請求項7に記載の基板。

- 9. 請求項1に記載の基板と、
- 15 該基板に対向する対向基板と、

該基板と該対向基板との間に挿入された液晶と を備える、液晶表示装置。

- 10. 第1の電極を形成する工程と、
- 20 該第1の電極の少なくとも一部を覆う絶縁膜を形成する工程と、

該絶縁膜の一部を除去することにより、該絶縁膜にコンタクトホールを形成する工程と、

該絶縁膜上に第2の電極を形成する工程であって、該コンタクトホールを介して該第1の電極と該第2の電極とが電気的に接続される工程と

25 を包含する、基板を製造する方法であって、

該第1の電極を形成する工程は、



金属膜と保護膜とを積層する工程と、

該金属膜のエッチングレートが該保護膜のエッチングレートとほぼ等しい第 1のエッチングによって、該積層された金属膜および該保護膜をともにパターニングする工程とを包含し、

5 該コンタクトホールを形成する工程は、該保護膜のエッチングレートがほぼゼロである第2のエッチングによって、該絶縁膜に該コンタクトホールを形成する工程を包含する、基板を製造する方法。

- 11. 前記パターニングする工程は、前記弱酸の混合液を用いたウェットエッチングにより、前記金属膜および前記保護膜をパターニングする工程を包含する、請求項10に記載の基板を製造する方法。
 - 12. 前記第1の電極が薄膜トランジスタのドレイン電極として機能し、前記第2の電極が該薄膜トランジスタによって制御される画素電極として機能する、
- 15 基板を製造する方法であって、

ゲート信号線を形成する工程と、

該薄膜トランジスタのゲート電極であって、該ゲート信号線から分岐したゲート電極を形成する工程と、

該ゲート信号線の少なくとも一部を覆うゲート絶縁膜を形成する工程と、

20 ソース信号線を形成する工程と、

該薄膜トランジスタのソース電極であって、該ソース信号線から分岐したソース電極を形成する工程と、


該ゲート信号線上の該ゲート絶縁膜の一部を除去する工程と をさらに包含し、


25 前記第2のエッチングはドライエッチングであり、


該ドライエッチングにより、該コンタクトホールを形成するとともに、該ゲー


ト絶縁膜の一部を除去する、請求項10に記載の基板を製造する方法。

- 13. 前記保護膜は、記非晶質導電性酸化物である、請求項10に記載の基板を製造する方法。
- 14. 前記非晶質導電性酸化物は、酸化インジウムと酸化亜鉛とを含む酸化物である、請求項13に記載の基板を製造する方法。
- 15. 前記金属膜は、モリブデンを含む、請求項10に記載の基板を製造する 10 方法。













図5







図6









図7








(b)


図8
















A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ G09F9/30, G02F1/1368, H01L29/786					
According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS	SEARCHED				
Minimum do	ocumentation searched (classification system followed b	y classification symbols)			
Int.Cl ⁷ G09F9/30, G02F1/1368, H01L29/786					
Documentati	ion searched other than minimum documentation to the	extent that such documents are included	in the fields searched		
Jitsuyo Shinan Koho 1926—1996 Toroku Jitsuyo Shinan Koho 1994—2003 Kokai Jitsuyo Shinan Koho 1971—2003 Jitsuyo Shinan Toroku Koho 1996—2003					
Electronic d	ata base consulted during the international search (name	of data base and, where practicable, sear	rch terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.		
X Y	JP 2000-284326 A (Hitachi, Li	td.),	1,5-7,9-11 2-4,8,12-15		
ĭ	13 October, 2000 (13.10.00), Full text; all drawings	•	2-4,0,12-13		
	& KR 2000063024 A & US	6433842 B1			
	& JP 2001-166336 A				
Y	JP 2000-275663 A (Hitachi, L	td.),	2-4,13-15		
]	06 October, 2000 (06.10.00), Full text; all drawings	•			
	(Family: none)		•		
Y	JP 8-018058 A (Frontec Inc.)		8,12		
	19 January, 1996 (19.01.96),		0,22		
	Par. Nos. [0032] to [0034]; Figs. 8 to 9				
	# VV 101353 BT		·		
[
]					
Furth	er documents are listed in the continuation of Box C.	See patent family annex.			
* Special categories of cited documents: "T" later document published after the international filing date or					
"A" document defining the general state of the art which is not considered to be of particular relevance priority date and not in conflict with the application but cit understand the principle or theory underlying the invention			derlying the invention		
"E" earlier document but published on or after the international filing "X" document of particular relevance; the claudate "X" document of particular relevance; the claudate			ered to involve an inventive		
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other "Y" document of particular relevance; the claimed invention cann			claimed invention cannot be		
special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other combined with one or more other such documents, such			h documents, such		
means combination being obvious to a person skilled in the art "P" document published prior to the international filing date but later "&" document member of the same patent family than the priority date claimed					
Date of the actual completion of the international search Date of mailing of the international search report					
19 N	May, 2003 (19.05.03)	03 June, 2003 (03.	06.03)		
Name and mailing address of the ISA/ Authorized officer					
Japanese Patent Office					
Facsimile No.		Telephone No.			



国際出願番号 PCT/JP03/04727

	CONTRACT IN PA		7 0 4 1 2 1		
A. 発明の原	はする分野の分類(国際特許分類(IPC))				
Int. C	1 ⁷ G09F9/30, G02F1/13	68, H01L29/786			
B. 調査を行					
	设小限資料(国際特許分類(IPC))				
Int. C	1' G09F9/30, G02F1/13	68, H01L29/786			
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1926-1996年 日本国公開実用新案公報 1971-2003年 日本国登録実用新案公報 1994-2003年 日本国実用新案登録公報 1996-2003年					
国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)					
	6と認められる文献				
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連すると	・ さい この間 キーフ 林工の キニ	関連する		
X	JP 2000-284326 A		請求の範囲の番号		
2.	2000-284326 A	(体式云在日立要作所)	1, 5-7, 9-11		
	&KR 2000063024 A				
	&US 6433842 B1				
	&JP 2001-166336 A	A			
Y			2-4, 8, 12-15		
X C概の続き	きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。		
* 引用文献のカテゴリー の日の後に公表された文献					
「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であって もの 出願と矛盾するものでけなく ※明の原理又は理論					
もの 出願と矛盾するものではなく、発明の原理又は理論 「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの					
以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみで発明					
「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1D					
文献(理由を付す) 上の文献との、当業者にとって自明である組合せに					
「O」口頭による開示、使用、展示等に言及する文献よって進歩性がないと考えられるもの					
国際調査を完	了した日 19.05.03	国際調査報告の発送日 03.06.03			
			2M 2911		
日本	国特許庁 (ISA/JP) 邸便番号100-8915	佐竹 政彦 (消			
使有物子,从四寸的 1480			▽ 内線 3274		
			· · · · - · · -		



国際出願番号 PCT/JP03/04727

	四次阿里林日 四次四郎番号 アピンプアリー	0,04121			
C(続き).	. 関連すると認められる文献				
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号			
Y	JP 2000-275663 A (株式会社日立製作所) 2000.10.06、全文、全図 (ファミリーなし)	2-4, 13-15			
Y	JP 8-018058 A (株式会社フロンテック) 1996.01.19、第【0032】-【0034】段落、第8 -9図 &KR 161325 B1	8, 12			
	•				
		·			